专利分类
专利分类

单片同层光电结构专利

专利号:201822145305.8

销售价
2000.00
单片同层光电结构专利二维码
  • 累计销量0
  • 浏览次数5
  • 累计评论0
首页

专利名称:单片同层光电结构

技术领域:半导体器件

IPC主分类号:H01L31/153

申请号:CN201822145305.8

公开日:2019-09-03

说明书

单片同层光电结构

技术领域

[0001] 本实用新型属于半导体技术领域,具体涉及一种单片同层光电结构。

背景技术

[0002] 微电子技术已极大地推动了人类的社会进步发展,但随着云计算等海量信息数据库和资料的共享,具有多个处理器的计算机不断推陈出新,对高速传输等信息技术提出了更严苛的要求,硅基光电子技术是可供选择的可行参考方案之一。虽然集成光学技术的研究已经历经了四十多年,但由于技术还未彻底成熟且成本昂贵,将光子技术有现有成熟的微电子技术相结合,利用成熟的CMOS工艺在硅材料上制造光子器件,是实现大规模光电子器件集成的可行途径。
[0003] 现有的集成工艺中,光子器件和电子器件根据各自器件的材料结构和制作工艺的不同分别制作在不同的芯片上,通过焊接、封装等技术固化组合在一起,集成度很低,很难实现大规模的生产,而且价格较高。
[0004] 因此,如何提供过一种工艺简单,工艺兼容性及器件兼容性高的硅基单片光电集成半导体的制备方法已经成为光电集成领域的热点问题。实用新型内容
[0005] 为了解决现有技术中存在的上述问题,本实用新型提供了一种单片同层光电结构。本实用新型要解决的技术问题通过以下技术方案实现:
[0006] 本实用新型实施例提供了一种单片同层光电结构,包括:衬底层、器件层、第一SiO2层及第一氮化硅膜、第二氮化硅膜,所述衬底层、所述器件层、所述第一SiO2层依次层叠设置;其中,
[0007] 所述器件层包括:依次水平隔离设置于所述衬底层上的光电器件和CMOS器件;
[0008] 所述光电器件包括:n++掺杂Si层、n++掺杂Ge层、光源子结构、波导结构、探测器子结构,且所述光源子结构、所述波导结构、所述探测器子结构相互隔离设置于所述n++掺杂Ge层上,所述n++掺杂Ge层设置于所述n++掺杂Si层上。
[0009] 在本实用新型的一个实施例中,所述第一氮化硅膜包裹所述波导结构,所述第二氮化硅膜包裹所述探测器子结构。
[0010] 在本实用新型的一个实施例中,所述光源子结构和所述探测器子结构均包括:依次层叠设置的本征Ge层、p+掺杂Ge层、p++掺杂Si层。
[0011] 在本实用新型的一个实施例中,所述CMOS器件包括:PMOS结构和NOMS结构,所述第一氮化硅膜还包裹所述PMOS结构的栅极,所述第二氮化硅膜还包裹所述NMOS结构的栅极。
[0012] 在本实用新型的一个实施例中,所述衬底层为Si衬底。
[0013] 与现有技术相比,本实用新型的有益效果:
[0014] 1、本实用新型的单片同层光电结构集成了光电结构和COMS器件,且集成后半导体器件具有高度的器件兼容性。

附图说明

[0015] 图1(a)为本实用新型实施例提供的一种单片同层光电结构的侧视结构示意图;
[0016] 图1(b)为本实用新型实施例提供的一种单片同层光电结构的俯视结构示意图;
[0017] 图2(a)为本实用新型实施例提供的锥形过渡波导结构的直线型结构示意图;
[0018] 图2(b)为本实用新型实施例提供的锥形过渡波导结构的凸型结构示意图;
[0019] 图2(c)为本实用新型实施例提供的锥形过渡波导结构的凹型结构示意图;
[0020] 图3为本实用新型实施提供的锥形过渡波导侧面不同形状时透射度拟合示意图;
[0021] 图4为本实用新型实施提供的不同波长的光透过锥形过渡波导的透射度拟合示意图;
[0022] 图5为本实用新型实施提供的不同的第三SiO2层厚度情况下光的透射度拟合示意图;
[0023] 图6为本实用新型实施提供的有覆盖层和无覆盖层情况下光的透射度拟合示意图;
[0024] 图7为本实用新型实施例提供的一种波导在压应力膜下的应力受力示意图;
[0025] 图8为本实用新型实施例提供的一种探测器在压应力膜下的应力受力示意图。

具体实施方式

[0026] 下面结合具体实施例对本实用新型做进一步详细的描述,但本实用新型的实施方式不限于此。
[0027] 实施例一
[0028] 请参见图1(a)~图1(b),图1(a)为本实用新型实施例提供的一种单片同层光电结构的侧视结构示意图;图1(b)为本实用新型实施例提供的一种单片同层光电结构的俯视结构示意图;该单片同层光电结构包括:
[0029] 衬底层、器件层、第一SiO2层及第一氮化硅膜、第二氮化硅膜,所述衬底层、所述器件层、所述隔离层依次层叠设置;其中,
[0030] 所述器件层包括:依次水平隔离设置于所述衬底层上的光电器件和CMOS器件;
[0031] 所述光电器件包括:n++掺杂Si层、n++掺杂Ge层、光源子结构、波导结构、探测器子结构,且所述光源子结构、所述波导结构、所述探测器子结构相互隔离设置于所述n++掺杂Ge层上,所述n++掺杂Ge层设置于所述n++掺杂Si层上;
[0032] 所述第一氮化硅膜包裹所述波导结构,所述第二氮化硅膜包裹所述探测器子结构。
[0033] 其中,所述光源子结构与所述n++掺杂Ge层、所述n++掺杂Si层组成为光源,所述探测器子结构与所述n++掺杂Ge层、所述n++掺杂Si层组成探测器,所述光源和所述探测器均为PIN结构,且所述N区设置于所述P区下方。
[0034] 进一步地,述n++掺杂Ge层、所述n++掺杂Si层为N区,光源子结构包括光源PIN结构的本征I区和P区,探测器子结构包括探测器PIN结构的本征I区和P区。
[0035] 需要说明的是,PIN结构中本征I区展宽了耗尽区,增大了载流子的复合区域,从而增加了发光效率,且发光区域集中在耗尽区,主要集中在耗尽区偏向于N区与I区的界面附近,因为载流子复合发光偏向N区侧,不同于现有技术中P区设置于下方的分立器件结构,本实用新型实施例的N区设置于P区下方,这样是为了整个光电集成结构的实现,可以使发光部分、波导、探测器部分光在同一水平方向的损耗最小。
[0036] 其中,所述光源子结构和所述探测器子结构均包括:依次层叠设置的本征Ge层、p+掺杂Ge层、p++掺杂Si层。
[0037] 进一步地,光源子结构和探测器子结构中的n++掺杂Si层、n++掺杂Ge层、本征Ge层、p+掺杂Ge层、p++掺杂Si层均是同时制备形成,且各层在光源子结构和探测器子结构中的高度相同。
[0038] 其中,本实用新型实施例中的波导结构位于本征Gc层,本征Ge层分成3部分,第一部分位于光源子结构中,第二部分为波导结构,第三部分位于探测器子结构中,中间的波导结构为锥形过渡波导结构。所述锥形过渡波导结构包括:矩形结构部分及两侧的锥形结构部分,其中,两侧锥形结构的侧面可以为直线型、凹型曲面型、凸型曲面型。
[0039] 进一步地,请参考图2(a)~2(c),图2(a)为本实用新型实施例提供的锥形过渡波导结构的直线型结构示意图;图2(b)为本实用新型实施例提供的凹型曲面型锥形过渡波导结构结构示意图;图2(c)为本实用新型实施例提供的凸型曲面型锥形过渡波导结构的结构示意图;锥形过渡波导的长度定义为任一侧锥形结构沿光传播方向的前后对应两边的距离。其中,锥形过渡波导的长度越长,其在传播方向的变化尺寸越小但是并不是线性增加,随着长度的增加,损耗减小就越来越少,因此对光的传输损耗影响也就越小。请参考图3和图4,图3为本实用新型实施提供的锥形过渡波导侧面不同形状时透射度拟合示意图;图4为本实用新型实施提供的不同波长的光透过锥形过渡波导的透射度拟合示意图;所述锥形结构部分的侧面可以为凹型曲面、凸型曲面或平面。其中,凹型曲面波导增大传输损耗,凸型曲面波导在一定的过渡波长传输中有优势,在实际应用允许的情况下,尽量选取较长的过渡波长。锥形过渡波导长度L取5μm~15μm,优选选择10μm。
[0040] 其中,所述光源子结构、所述波导结构、所述探测器子结构之间设置有第三SiO2层。
[0041] 其中,第三SiO2层对光源、波导、光探测器进行了隔离,将有源器件与无源器件进行了隔离,而且起到一定的电隔离作用,防止隔离层两侧的器件产生寄生效应。请参考图5,图5为本实用新型实施提供的不同的第三SiO2层厚度情况下光的透射度拟合示意图;第三SiO2层为SiO2隔离层情况下,第三SiO2层在不同厚度下的透射度见下图所示,本实施例中,第三SiO2层的厚度是指沿着光源、光波导、探测器的光路方向,第三SiO2层两对边的距离。其它结构的厚度均指衬底到电极方向各结构的高度。第三SiO2层的取值范围可以为20nm到
60nm;由图中可以看出,波长越长受界面的影响越小;基本20nm厚的第三SiO2层对光传输的影响基本与没有第三SiO2层时一致,对整个光传输影响很小基本可以忽略不计;当第三SiO2层逐渐加厚时,透射率逐渐减小,而且增加相同的越厚透射率却减小的更多。因此可以得出,第三SiO2层的厚度与透射度之间并不是线性关系,而是随着厚度的增加,透射度减小的更多。因为随着厚度的增加,第三SiO2层的散射损耗和反射都越来越大导致耦合损耗增大。波长在1.75μm左右时,无第三SiO2层和20nm厚的第三SiO2层的光发射器件与波导之间的耦合效率基本为84%~85%,而第三SiO2层厚度为50nm时的耦合效率基本为81%~
82%,这说明第三SiO2层对光发射器件与波导之间的损耗影响还是不可忽略的。
[0042] 所述波导结构上还包括有覆盖层,所述波导结构与所述覆盖层的高度和等于所述第三SiO2层的高度。波导结构的高度低于两侧的第三SiO2层,如果没有覆盖层,部分光线可能从波导表面斜射出去,因此,导致光的投射度降低,通过增加覆盖层,且覆盖层的高度刚好等于第三SiO2层的的高度与波导结构的高度差,能够减小耦合损失,原理与光纤与器件耦合的情况相类似,因此添加覆盖层能提高光的耦合效率,提高光透射率。请参考图6,图6为本实用新型实施提供的有覆盖层和无覆盖层情况下光的透射度拟合示意图。
[0043] 优选地,所述覆盖层为SiO2覆盖层。
[0044] 其中,第一氮化硅膜为压应力膜,第二氮化硅膜为张应力膜。
[0045] 需要说明的是,Si基单片同层集成光源、波导和探测器的光电集成半导体器件能够实现,需要满足Eg,波导>Eg,光源>Eg,探测器,因此,需要对光源、波导和探测器的能带结构进行调制,才能满足上述能带关系。本实用新型实施例通过分别在波导上设置压应力膜,在探测器上设置张应力膜,完成对波导和探测器能带的调制,使光源、波导和探测器满足能带关系式,使Si基单片同层光电集成半导体器件的实现成为可能。
[0046] 进一步地,请参考图7,图7为本实用新型实施例提供的一种波导在压应力膜下的应力受力示意图;压应力薄膜直接作用在波导结构两侧,使波导结构内直接受到压应力,禁带宽度增大。请参考图8,图8为本实用新型实施例提供的一种探测器在压应力膜下的应力受力示意图;探测器包裹在张应力膜内,在张应力膜的作用下,探测器两侧收到张应力,探测器结构内直接受到张应力,禁带宽度减小。
[0047] 所述CMOS器件包括:PMOS结构和NOMS结构,所述第一氮化硅膜还包裹所述PMOS结构的栅极,所述第二氮化硅膜还包裹所述NMOS结构的栅极。
[0048] 进一步地,与作用在波导和探测器的原理不同,应力膜与PMOS或者NMOS沟道中间还有一层栅,因此,需要通过应力膜直接作用在PMOS或者NMOS两端的源区和漏区,通过对源区和漏区施加压应力,间接使沟道区沿沟道方向进行压缩,从而提高沟道区的电子迁移率。
[0049] 进一步的,压应力膜和张应力膜的材料均为氮化硅材料,压应力膜和张应力膜的厚度均为10~20nm。
[0050] 请再次参考图1,本实用新型的一种实施方式在上述实施方式的基础上,提供一种最优的单片同层光电结构的尺寸设计,具体尺寸如下:
[0051] 进一步地,第一外延结构21和第二外延结构22之上的第一SiO2层30厚度为10-20nm。
[0052] 进一步地,n++Si层60的厚度为400nm,掺杂浓度为1020cm-3;
[0053] 进一步地,n阱层50的厚度为400nm,掺杂浓度为1016cm-3;
[0054] 进一步地,PMOS的源区和漏区80、NMOS的源区和漏区70均为硼离子掺杂,掺杂浓度为1020cm-3;
[0055] 进一步地,n++掺杂Ge层91的厚度为50nm,掺杂浓度为1020cm-3;
[0056] 进一步地,本征Ge层92的厚度为250nm;
[0057] 进一步地,p+掺杂Ge层93的厚度为100nm,掺杂浓度为3×1019cm-3;
[0058] 进一步地,p++掺杂Si层94的厚度为100nm,掺杂浓度为1020cm-3
[0059] 进一步地,第二SiO2层的厚度为10nm,第三SiO2层96的厚度为20nm;
[0060] 进一步地,多晶硅栅厚度为50~60nm,源漏区欧姆接触电极为70~80nm厚;
[0061] 进一步地,第一氮化硅膜102、第二氮化硅膜103的厚度均为10~20nm;
[0062] 其中,单片同层光电结构还包括设置于第一SiO2层上的电极。
[0063] 本实用新型实施例的有益效果如下:
[0064] 1、本实用新型的单片同层光电结构集成了光电结构和COMS器件,且光电结构和COMS器件共用衬底层,具有高度的器件兼容性;
[0065] 2、本实用新型提供的单片同层光电结构光源和探测器均采用PIN结构,且n区设置于p区下方,使光从光源到波导再到探测器通过过程中,在同一水平方向传播损耗减小,提高光的耦合效率。
[0066] 3、本实用新型提供的单片同层光电结构通过在光源、波导、探测器之间设置SiO2层和覆盖层,且能避免有源器件与无源器件之间的寄生效应,提高光的耦合效率。
[0067] 以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明,不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本实用新型的保护范围。

委托购买说明

填写需求表单支付预付款

平台根据需求优化购买方案

确认购买方案支付尾款

平台办理变更等待成功通知

购买流程说明

发起委托,需要先支付100元预付款,委托不成功,全额退返预付款;

平台收到需求后,会在第一时间联系您,给到您最佳购买方案;

您在确认购买方案后,需支付全额专利购买费,预付款可抵扣购买费,专利购买费具体参见下方表格;

平台确认收款后,将帮您办理专利购买、专利过户等全流程手续;

平台代购专利失败,将全额退返专利购买费,包括预付款;

专利购买费用

授权未缴费=专利裸价+著录项变更(200元)+登办费(当年年费+5元印花税)+恢复权利请求费1000元(按实收)+委托服务费(200元)+税金(专利裸价+委托服务费)x6%

已下证=专利裸价+著录项变更(200元)+滞纳金(按实收)+恢复权利请求费1000元(按实收)+委托服务费(200元)+税金(专利裸价+委托服务费)x6%

购买费用说明

专利转让费用

专利买卖交易资料

Q:办理专利转让的流程及所需资料

A:专利权人变更需要办理著录项目变更手续,有代理机构的,变更手续应当由代理机构办理。

1:专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2:按规定缴纳著录项目变更手续费。

3:同时提交相关证明文件原件。

4:专利权转移的,变更后的专利权人委托新专利代理机构的,应当提交变更后的全体专利申请人签字或者盖章的委托书。更多

Q:专利著录项目变更费用如何缴交

A:(1)直接到国家知识产权局受理大厅收费窗口缴纳,(2)通过代办处缴纳,(3)通过邮局或者银行汇款,更多缴纳方式

Q:专利转让变更,最快多久能出结果

A:著录项目变更请求书递交后,一般1-2个月左右就会收到通知,国家知识产权局会下达《转让手续合格通知书》。

更多专利转让常见问题

动态评分

0.0

没有评分数据
没有评论数据
 
X 顶部大图